hdl

    4熱

    2答えて

    Verilogで常にブロックする方法は？

    Verilogのビヘイビアコードを使って簡単なMIPSプロセッサをシミュレートしようとしています。私はコードを書き終えましたが、MIPS命令を実行した後にalwaysブロックを解除したい最後のステップに到達します。ここに私のコードは次のとおりです。 module MIPS_Processor(output reg[7:0] LEDs, input[7:0] Switches); reg
    loops hardware mips verilog hdl 2012-03-27

    1熱

    2答えて

    Verilog alwaysブロックで 'generate'を使用する際の問題

    Verilogのcase文でいくつかの条件を生成しようとしています。 私はMANT_WIDTHとして知られているパラメータとcase文での条件の数を持っているが、私は always @(*) begin case (myvariable) {MANT_WIDTH{1'b1}}: begin new_variable = {1'b0, {MANT_WIDTH{1'b1}
    verilog hdl synthesize 2012-04-20

    1熱

    1答えて

    Synopsys社のクロックを扱うtetramax

    私はtetramaxを使用して、いくつかのテストベンチのフォールトカバレッジを測定しています。 テストベンチを実行して、テストするコアのVCDファイルの入出力をダンプしています。 クロックとリセットは、すでに外部テストベンチによって管理されています。 私はTetramaxスクリプトで時計を追加してリセットする必要はないと思う。 しかし、クロックの指定に副作用があるかどうかはわかりません。たとえば、
    vhdl simulation clock hdl vlsi 2012-04-28

    3熱

    1答えて

    - VerilogのVCS

    ここ module A ( output A_OPORT_1 ); endmodule module B ( input B_IPORT_1 ); endmodule module TestBench; wire A_to_B; A A_inst ( .A_OPORT_1 (A_to_B) ); B B_inst (
    verilog hdl 2012-05-03

    5熱

    1答えて

    DMux 4の何が問題なのですか？

    それは一見作業に近いです、それはちょうど7行目でちょうどうんざりしていますか？ /** * 4-way demultiplexor. * {a,b,c,d} = {in,0,0,0} if sel==00 * {0,in,0,0} if sel==01 * {0,0,in,0} if sel==10 * {0,0,0,in} if sel==11 */ CHIP
    assembly hdl mux 2013-01-23

    3熱

    1答えて

    Verilogの実行順序

    VHDLのコースを受講した後、Verilogを自分で学習し始めました。私は、行動声明が実行される順序を理解することに問題があります。ここに問題のコードがあります。 //This files is an experiment into the order in which verilog executes it's statements module MainCircuit(clk, start
    verilog hdl 2012-03-31

    1熱

    2答えて

    Strucural Verilogを使用してD FFを設計しましたが、Q出力が 'Z'として表示されています

    フリップフロップの出力を表示する代わりに、出力を 'Z'として表示します。これをするにはどうしたらいいですか？ コード： module d_flip_flop_edge_triggered(Q, Qn, C, D); output Q; output Qn; input C; input D; wire Q; wire Qn;
    verilog fpga hdl 2016-03-19

    2熱

    2答えて

    データとプログラムをFPGAに永続的に格納する方法は？

    私がサーフィンしたことから、FPGAでパワーが消えたら、もう一度プログラムする必要があります。しかし、私はVerilogを使ってFPGAベースのセキュリティシステムを実装しようとしています。その中で、私はシステムのパスワードを永久に保存したい、つまり電源が切れてもパスワードを消去してはいけません。また、プログラムを保存することもできます。私はFPGAの中でビギナーです。だから私にこのことを教えてく
    verilog fpga hdl eeprom spartan 2016-03-19

    0熱

    2答えて

    FPGA上のPCIインタフェースのテスト

    私の上司は、アルテラのボード上でPCIエクスプレスをテストするためのコードを提供しています。コードは、Biosの読み込み、いくつかのレジスタの設定、バッファへの書き込みなどの命令を持ついくつかのCコードファイルで構成されています。 現在、私の仕事は実行しているコードの機能を見ることです。 私はFPGAを初めて使用しており、FPGA用にコンパイルするためにどのツール、コンパイラなどを使用するのか理解
    fpga hdl altera pci-e 2012-04-09

    5熱

    1答えて

    Mac OS X 10.6.8でVerilogプログラムをコンパイルしてシミュレートするにはどうすればよいですか？

    私は2年生です。 シラバスの一部としてVerilogプログラムをシミュレートする必要があります。しかし悲しいことに、私の大学ではザイリンクスISEを使用していますが、Macでは利用できません。 最高のソフトウェアと、インストールおよび使用方法に関する詳細な手順を教えてください。 事前に感謝:)：D
    macos verilog hdl 2013-10-14
最新の質問