verilog

    0熱

    1答えて

    Verilogソースコードfor MIPS

    誰もがパイプラインなしでシンプルなMIPS Verilogコードについて教えてもらえますか？ よろしく
    mips verilog fpga 2010-11-21

    10熱

    2答えて

    カスタムモジュールの配列を使用できますか？

    カスタムモジュール用のインスタンスの配列を持つことはできますか？ 例：input [15:0] a; - これでバスが作成されます。カスタムモジュールでも同じことができます（つまり、DFF [15:0] d;、DFFはカスタムモジュールです）。 ここでは、DFFモジュールのインスタンスを16個作成します。
    verilog 2009-09-04

    1熱

    2答えて

    DWT in Verilog（FPGA実装）

    誰も私にどのように画像のDWTのためのVerilogコードを書いて、FPGAにダウンロードするか教えてもらえますか？ 実は私のプロジェクトは、誰もがロジックをフレームすることができ、離散ウェーブレット医用画像の変換を実行するためのverilogコードを記述する場合、またはコードあなたが私を送ることができますを持っている、してください 私は、ザイリンクスのVirtex 2プロを使用しています..
    verilog 2010-11-26

    1熱

    3答えて

    Verilogコンパイルのすべての依存関係を見つける

    ビルドフローのすべてのシステム - Verilog依存関係を安く正確に予測しようとしています。依存関係を過度に予測して、SV依存関係ではないいくつかのVerilogファイルを見つけても問題ありませんが、依存関係を見逃したくありません。 実際にはすべての依存関係を判断するためにVerilogを解析する必要がありますか？ tick-includeプリプロセッサマクロがありますが、それらのtick-in
    verilog version-control system-verilog 2009-09-08

    8熱

    1答えて

    Verilogで$ readmemは合成可能ですか？

    私はFPGA上にマイクロコントローラを実装しようとしており、そのプログラム用にROMを用意する必要があります。 $ readmembを使用すると、ROMに正しく合成されますか？そうでない場合、これを行う標準的な方法は何ですか？
    verilog synthesis 2010-12-01

    11熱

    6答えて

    Spartan-3Eの乱数生成

    私の遺伝的アルゴリズムの疑似乱数をSpartan-3E FPGAで生成する必要があります。これをVerilogで実装したいと思います。
    hardware random verilog fpga 2009-04-16

    1熱

    1答えて

    XSTでレジスタを最適化するのはなぜですか？また、どうすれば停止できますか？

    私は32ビットカウンタをインクリメントし、$ sformatを使ってASCII文字列に変換した後、FTDI FT245RLを使って文字列をホストマシンに1バイトずつプッシュします。 残念ながら、ザイリンクスXSTは文字列レジスタベクトルを最適化し続けます。私は、さまざまな初期化とアクセスルーチンでうまくいっていなかった。私は最適化をオフにすることはできません、私はオンラインで見つけるすべての例は、
    embedded verilog fpga xilinx 2009-04-18

    2熱

    4答えて

    Verilog linting tools？

    Verilogのための良いlintingツールは何ですか？私は、LUTやPLLなどの特定のベンダー固有のプリミティブを処理するか無視するように設定することができます。 私は最近Verilator-3.810を試しましたが、プリミティブに少し助けが必要です。 Verilogのそれほど厳格でない構文に対処するには、どのような（linting）ツールを使用しますか？
    verilog lint typechecking hdl 2011-01-30

    2熱

    1答えて

    PCからバックグラウンドでFPGAに画像を読み取る

    PCからFPGAキット（ALTERA DE2-70）に小さな画像（tif形式）を読み込んで処理する必要があります。私はどのようにVerilogでそれを行うか分からない？ Cで実行できますか？もしそうなら、どのように私のC/HDLコードを組み合わせて一緒に作業することができますか？ ありがとうございました！
    image vhdl verilog fpga hdl 2010-12-18

    3熱

    2答えて

    VerilogからVHDLへのデルタシグマDAC

    以下のコードは、ザイリンクスアプリケーションノートからVerilogでデルタシグマDACを実装しており、同等のVHDLコードを書きたいと思っています。私はVerilogについて何も知らないし、VHDLの初心者なので、私は多くの推測をしなければならず、おそらく初心者のエラー（以下のコード）をしなければならなかった。誰かが助けてくれれば、翻訳が正しいかどうかわからないのですか？ オリジナルのVeril
    audio vhdl verilog dac 2010-12-31
最新の質問