chisel

2熱

2答えて

Chiselに関する文書の統合リストはありますか？

RISC-V、Rocket-Chip、Chiselの新機能で、Chiselコードの作成方法を学ぶのに役立つチュートリアルやドキュメントを検索しています。それは広がっているように見え、新しいビットと小片が入り込む。私はこの質問に私のリストで答えるだろう、あなたは何を見つけましたか？

chisel 2016-09-01

---

0熱

1答えて

Chisel.TestApplicationException：テストアプリケーションの終了 - 終了コード139

私は上記チゼルのクラッシュを受けて、私はそれが何を意味するのか分かりません。何か案は？ 私の設計したメモリシステムのサイズを512KBから1MBに増やそうとしている状況があります。 512KBのバージョンは良いとテストします。 1MBのバージョンでは2倍の数の銀行があり、私は上記の奇妙なエラーが発生します。 2MBのバージョンテストは、C++モデルをコンパイルした後、無期限にハングします。

chisel 2016-04-11

---

1熱

1答えて

古いバージョンのchiselでコードをビルドしようとしています

古いバージョンのchiselでコードをビルドしようとしています。 これまでのところ、ソースの古いバージョン（2.3）をプルして、ソースディレクトリと.ivy/cacheディレクトリに配置した.jarファイルにして、 "build.sbt"ファイルを編集しました行を追加します。 libraryDependencies + = "edu.berkeley.cs" %% "ノミ" ％ "2.3-SNAP

chisel 2016-07-19

---

0熱

2答えて

Zscaleコアを構築するには？ （RISC-V、ロケットチップ）

https://github.com/ucb-bar/zscale/issues/1 これは、ビルドオプションが異なる のロケットチップからzscaleを構築できることを示しています。 make CONFIG=ZscaleConfig MODEL=ZscaleTop verilog" instead. しかし、https://github.com/ucb-bar/rocket-chip.gitリポ

scala riscv chisel 2016-08-02

---

0熱

1答えて

部分書き込みイネーブルレジスタビット

64ビットレジスタを作成しようとしていますが、書き込みイネーブル信号はすべてのフリップフロップに対して個別に設定できます。 RegEnableオブジェクト、 var test = RegEnable(UInt(5),Bool(true)) test(UInt(0),Bool(false)) レジスタを使用して は全体として無効/有効にすることができますが、それは、各フリップフロップを制御することが

riscv chisel 2016-04-25

---

0熱

1答えて

クラスのパラメータ化でBoolを使用してリセット極性を逆転することはできません

Chiselから始めたばかりで、LEDを点滅させる簡単なカウンタを書きました。 FPGAボード（Lattice iCEstick）には反転されたリセット信号があり、生成されたVerilogの極性を変更する代わりにChiselで設定します。 モジュールには、リセット信号を反転するfalseに設定できるChisel.Boolタイプの_resetパラメータがあることがわかりました。 Hereは、他の人が

scala verilog fpga chisel 2016-04-25

---

0熱

1答えて

チゼルのインストールエラー

the tutorial on the Chisel official website for installationの後に、インストールが正しく行われたかどうかテストする必要があります。そうすることで、このエラーを生成：メイクファイルにSHELL=/bin/bashを追加するための提案がなされているのと同じ問題here、に関する別の質問は set -e -o pipefail; "sbt" -

bash scala sbt chisel 2016-08-16

---