active-hdl

-2熱

1答えて

Lattice DiamondでActive-HDLを開くことができません。このメッセージが表示されます

（FLEXlm error = -5）このような機能はありません。 [ヘルプ]メニューの[ライセンス情報]を実行して、Aldecのライセンス環境設定を確認したり、新しいライセンスを定義してください。 ご注文に関するお問い合わせは、 私はDiamondsの無料版をダウンロードしましたが、シミュレータActive-HDLを実行することができません。

verilog fpga lattice-diamond active-hdl 2017-07-21

---

0熱

1答えて

4ビットALUのvhdlコードとフローの理解？

私は4ビットALUを作っています ここで私は宣言したエンティティ entity ALU is Port (a : in STD_LOGIC_VECTOR (3 downto 0);); end ALU; あなたはロジック・ベクトル配列がどのように動作するか私は a : in STD_LOGIC_VECTOR (3 downto 0); の構文とも オペレータを意味

vhdl alu hdc active-hdl 2016-08-23

---

1熱

1答えて

波形ウィンドウでActive-HDLのシミュレーション結果を表示するにはどうすればよいですか？

Active-HDLサポートでテストベンチスクリプトを拡張しました。 Active-HDLは、ほとんどがQuestaSimまたはModelSimのように動作します。コマンドライン引数も同様です。 私はLattice Diamond 3.7のActive-HDL Student EditionとActive-HDL Lattice Editionをインストールしています。私は現在、後者のバージョンを

vhdl simulation test-bench active-hdl 2016-04-04

---

0熱

1答えて

viewing waveform- Active hdl

私はverilogとactive-hdlを初めて使っています。私は問題を抱えています。誰かがこのことについて私に助言できるなら、私はそれを感謝します。 波形ビューアで2番目のレイヤモジュールの波形が見えません。より正確には、サブモジュールの信号はZまたはXのいずれかを示します。 tools/preferences/simulation/access designオブジェクトを介して読み取り/書き込

verilog hdl active-hdl 2017-11-24

---

0熱

1答えて

VHDLのエレベータープロジェクトはコンパイルされますが、シミュレーションでは機能しません

FPGAで実装するVHDLでエレベーターを作ろうとしています。 0〜12階にあり、行く方向と入っている方向に応じて、外/外のボタンがあります。私は最初に外側のボタンが動作しているかどうかをチェックしています。内部の実装は同じです。今はコンパイルされますが、シミュレーション波形がクラッシュします。 Library ieee; use ieee.std_logic_1164.all;

vhdl hardware fpga hardware-programming active-hdl 2017-05-12

---