modelsim Verilog vsim-3365 too many ports

Question

Verilogを初めて使用しているので、私はこれがどういう意味か分かりません。私は簡単な間違いをしていると思うが、私はそれを解決することはできないし、Googleを通した解決策も見つけられていない。誰かが私のプロジェクトがうまくいくように私ができることを知っていますか？

// Dataflow description of a 4-bit comparator 
    module FourBcompare ( 
     output  A_lt_B, A_eq_B, A_gt_B, 
     input [3: 0] A, B 
    ); 
     assign A_lt_B = (A < B); 
     assign A_gt_B = (A > B); 
     assign A_eq_B = (A == B); 
    endmodule 

//'timescale 1 ps/1 ps 
module t_fourBcompare; 

    reg [7: 0]AB; 
    wire t_A_lt_B; 
    wire t_A_eq_B; 
    wire t_A_gt_B; 
    parameter stop_time = 100; 

    FourBcompare M1 ( t_A_lt_B, t_A_eq_B, t_A_gt_B , 
       AB[7],AB[6],AB[5],AB[4], 
       AB[3],AB[2],AB[1],AB[0] 
      ); 

    initial # stop_time $finish; 
    initial begin     // Stimulus generator 
     AB = 8'b00000000; 
    repeat (256) 
    #10 AB = AB +1'b1; 
    end 

modelimでコンパイルできますがシミュレートできません。ここ

がエラーメッセージである：

# Compile of FourBcompare.v was successful. 
# Compile of t_fourBcompare.v was successful. 
# 2 compiles, 0 failed with no errors. 
vsim work.t_fourBcompare 
# vsim work.t_fourBcompare 
# Start time: 01:43:58 on May 02,2017 
# Loading work.t_fourBcompare 
# Loading work.FourBcompare 
# ** Fatal: (vsim-3365) D:/util/t_fourBcompare.v(10): Too many port connections. Expected 5, found 11. 
# Time: 0 ps Iteration: 0 Instance: /t_fourBcompare/M1 File: D:/util/FourBcompare.v 
# FATAL ERROR while loading design 
# Error loading design 
# End time: 01:43:58 on May 02,2017, Elapsed time: 0:00:00 
# Errors: 1, Warnings: 0 

Answer 1

メッセージはFourBcompareモジュール5つの信号（2つの入力+ 3の出力）を有することを意味していますが、これに11の信号を接続しようとしています。一つの信号としてカウントinput [3:0] Aポートではなく、4

これはエラーを取り除くための一つの方法ですが、それはあなたのケースのための正しいロジックである場合は、決定する必要があります。

FourBcompare M1 ( t_A_lt_B, t_A_eq_B, t_A_gt_B , 
       {AB[7],AB[6],AB[5],AB[4]}, 
       {AB[3],AB[2],AB[1],AB[0]} 
      ); 

私が使用したが、連結演算子{}を使用して、個々のビットをバスにグループ化します。無料のIEEE Std 1800-2012のセクションを参照してください。11.4.12連結演算子。ここでは、4ビットの値{AB[7],AB[6],AB[5],AB[4]}が4ビットのA信号に接続されています。

注：{AB[7],AB[6],AB[5],AB[4]}はAB[7:4]と簡略化することができます。