FPGAデザインとNIOSllプロセッサをDE0 nanoのSigle FPGAデザインとしてリンクする方法

Question

こんにちは、既存のFPGAデザインにNIOSllプロセッサを統合しようとしています。私はVHDLで設計された信号監視ユニットを持っており、計算した結果を表示するために、作成したデザインをNIOSllプロセッサに接続する必要があります。私は個別に作業を行う方法を見つけましたが、私は両方の要素を単一のFPGAに入れたいと思っています。 可能ですか？ はいの場合は、どうか教えてください。私はALTERA DE0-Nanoボードを使用しています。イメージを見てください。 赤い部分が実装したい部分です。

Answer 1

のNios IIプロセッサへの最も簡単なインタフェースは、それはあなたがあなたのNios II上で動作するプログラムからいつでも読むことができますPIO (Parallel I/O)周辺機器ですです。あなたはQsysの/ SOPC BuilderでのNios IIシステムを設定したら

、あなたはが生成ボタンをクリックする前に（それはすでに私のセットアップであった）チェックされている生成]タブ上のブロックシンボルファイルを作成していることを確認してください。次に、 - >Symbolをスケマティックに挿入し、生成されたシンボルファイルを選択することができます。次に、そのブロックをデザインの他の部分と結びつけることができます。

アプリケーションに応じて2つのpara2ser_28bitインスタンスを削除することを検討してみる価値はあります.1つのPIOペリフェラルインスタンスを最大32ビット幅にすることができるからです。より多くのPIOを使用する必要がある場合は、データが常に一貫しているように注意する必要があります。

また、Nios Forumは、問題がある場合にヘルプを探すのに適しています。