命令あたりのサイクル数の見積もり

Question

MSVC v140でコンパイルされた小さなC++プログラムを逆アセンブルし、コード設計がパフォーマンスにどのように影響するかをよりよく理解するために、1命令あたりのサイクル数を見積もっています。私は"Data-Oriented Design and C++"のマイク・アクトンのCppCon 2014講演、特に私がリンクした部分に従っています。それに

、彼はこれらの行を指摘する：

movss 8(%rbx), %xmm1 
movss 12(%rbx), %xmm0 

彼はその後、これらの2×32ビットの読み取りと主張しているので、おおよそ〜200サイクルを要する同じキャッシュラインにおそらくあります。

Intel 64 and IA-32 Architectures Optimization Reference Manualは、特に「付録C - 命令のレイテンシとスループット」です。しかし、のC-15ページの「表C-16。ストリーミングSIMD拡張単精度浮動小数点命令」はmovssが1サイクルであることを示していますもしそうなら、私はこの物をどのように読みますか？）

私はtheoretical prediction of execution timeが決して正しいとは限りませんが、これは学ぶことが重要であることを知っています。 これらの2つのコマンドはどのように200サイクルになりますか？このスニペットを超えて実行時間についての理由を知る方法を教えてください。

私はCPUパイプライニングでいくつかのことを読み始めました。おそらくサイクルの大部分がそこに集められていますか？

PS：実際にここでハードウェアパフォーマンスカウンタを測定することには興味がありません。私はちょうど合理的な視力がASMとサイクルを読む方法を学ぶために探しています。

Answer 1

すでに指摘したように、MOVSS命令の理論的なスループットとレイテンシは1サイクルです。あなたは正しい文書（Intel Optimization Manual）を見ていました。 Agner Fog（コメントに記載）は、Intruction TablesのインテルCPU（AMDはレイテンシが高い）で同じ数値を測定しました。

これは最初の問題につながります。具体的なマイクロアーキテクチャはどのような調査をしていますか？同じベンダーであっても、これは大きな違いをもたらす可能性があります。 Agner FogはMOVSSがソースとデスティネーション（レジスタとメモリ）によってAMD Bulldozerに2〜6cyレイテンシを持つと報告しています。これは、コンピュータアーキテクチャのパフォーマンスを検討する際に留意することが重要です。

200cyは、おそらくコメントでdwelchであると指摘されているように、おそらくキャッシュミスです。最適化マニュアルから任意のメモリアクセス命令の数値は、すべてデータが第1レベルのキャッシュ（L1）にあることを前提としています。これまでの手順でデータに触れたことがない場合は、キャッシュライン（IntelとAMD x86の64バイト）をメモリから最後のレベルのキャッシュにロードし、そこから2番目のレベルのキャッシュに、最後にL1に、そして最後に（1サイクル以内に）XMMレジスタに格納します。 L3-L2とL2-L1間の転送には、現在のインテルマイクロアーキテクチャ上でキャッシュ・ライン当たり2サイクルのスループット（レイテンシではありません）があります。そして、メモリ帯域幅は、L3とメモリとの間のスループットを推定するために使用することができる（例えば、2GHzのCPU、達成可能なメモリ帯域幅が40GB/sの場合、キャッシュライン当たり3.2サイクルのスループットを有する）。キャッシュラインまたはメモリブロックは、通常、最小ユニットキャッシュであり、メモリは動作可能であり、マイクロアーキテクチャ間で異なり、キャッシュレベル（L1、L2など）に応じてアーキテクチャ内でも異なることさえあります。

これはすべてスループットであり、レイテンシではありません。上で説明した内容を見積もるのには役立ちません。これを確認するには、サイクルの正確な測定値を得るために命令を何度も実行する必要があります（少なくとも1/10秒間）。命令を変更することで、レイテンシ（命令間の依存関係を含める）またはスループット（前の命令の結果とは独立した命令の入力）を測定するかどうかを決定できます。キャッシュとメモリアクセスを測定するには、アクセスがキャッシュになるかどうかを予測する必要がありますが、これはlayer conditionsを使用して行うことができます。

Intel CPUの命令実行（レイテンシとスループットの両方）を見積もるツールは、Intel Architecture Code Analyzerであり、Haswellまでの複数のマイクロアーキテクチャをサポートしています。レイテンシの予測は、スループットよりレイテンシを見積もることがずっと困難なため、塩の粒で行われます。