は私が以下のコードスニペットに示すようにVerilogで2次元配列を初期化しようとしている変数

Question

のエラー不正再宣言を与えます。

parameter N=4; 
reg [N-1:0] number_c[2**N-1:0]; 
reg [N-1:0] result_c; 

コンパイルした後、私は次のエラー

ERROR:HDLCompilers:27 - "Combinational_output.v" line 24 Illegal redeclaration of 'number_c' ERROR:HDLCompilers:27 - "Combinational_output.v" line 25 Illegal redeclaration of 'result_c'

を取得していますし、あなたがANSIと非ANSIポートのスタイルを混合している。この

module Combinational_outputss(output number_c,output result_c 
); 

Answer 1

ように私のモジュールが見えます。 IEEE STD 1800-2012、セクション23.2.3 パラメータ化されたモジュールを参照してください。これは、ANSIスタイルを使用しています。

module Combinational_outputss #(parameter N=4) 
(
    output reg [N-1:0] number_c[2**N-1:0], 
    output reg [N-1:0] result_c 
);