0
モジュール名(サブモジュール用)に使用できるものをモジュールに渡す方法はありますか? Verilogはモジュール名を特殊なエンティティとみなしますか?型や文字列ではありませんか?Systemverilog:モジュール名をモジュールに渡す方法はありますか?
モジュール名(サブモジュール用)に使用できるものをモジュールに渡す方法はありますか? Verilogはモジュール名を特殊なエンティティとみなしますか?型や文字列ではありませんか?Systemverilog:モジュール名をモジュールに渡す方法はありますか?
モジュール名は、データ型のようにパラメータ化できません。ただし、SystemVerilogには、どのモジュール定義がどのモジュールインスタンシエーションにバインドされるかを選択できる設定メカニズムがあります。 1800-2012 LRMのセクション33を参照してください。
一見したところで、うわーが混乱しています。セクション全体を読む必要がある。現在のバージョンのVCS/DCがこれをサポートしているかどうか知っていますか? – user5888527
configブロックはどこに行きますか?これらすべての例で私はどこにも見ませんか?トップモジュールの内側にありますか? – user5888527
これは別のブロックで、通常は別のファイルです。 –