MIPS略語のように「連動パイプライン」とは何ですか？

Question

私はMIPS procesorアーキテクチャを使用しています。それは述べてこのチュートリアルを1として

：マイクロプロセッサインターロックパイプラインなしではステージ http://en.wikipedia.org/wiki/MIPS_architecture

パイプラインへの一つの大きな障壁は、いくつかの命令は、除算のように、完了するまでに時間がかかるということでしたし、CPU したがって、前に待機しています次の命令をパイプラインに渡す。
には、ステージがビジー状態であることを示すための一連のインターロックを使用し、他のステージをアップストリームで一時停止します。
ヘネシーのチームは、CPU内のすべての モジュールと通信する必要があったため、これらのインターロックを大きな性能障壁と見なしました。クロックの速度が制限されていました。
MIPSデザイン の主要な側面は、すべての命令のキャッシュアクセスを含むすべてのサブフェーズを1サイクルに収めることで、インターロックの必要性をなくし、単一サイクルのスループットを可能にしました。

このリンクは言う：--- https://www.cs.tcd.ie/Jeremy.Jones/vivio/dlx/dlxtutorial.htm

issue a "stall" instruction instead of a nop instruction upon a stall 

正確にインターロックパイプラインの欠点は何ですか？
ルータがMIPSアーキテクチャのプロセッサを好む理由は？

Answer 1

MIPS設計の主要な態様は、それによってインターロックするための任意の必要性を除去し、単一サイクルのスループットを可能にする、一の周期にすべての命令を、キャッシュアクセスを含む、すべてのサブフェーズに適合することでした。

しかし、MIPS、http://cs.nyu.edu/courses/spring02/V22.0480-002/vliw.pdfスライド9の以降のバージョンでは、インターロックはarchitecureに再導入された：

• 新しいので、すべてのMIPSは、もともと
• パイプラインステージを連動させずに マイクロプロセッサのようなもの放置した後（異なるメモリ待ち時間を持つ）実装は複数のスロットを必要とし、実装のバージョンに依存しているコードの正確さを好まない。
• あなたの質問を考慮し、そう

を連動行うにはその苦痛ではありませんので、他の命令は

とにかく（例えば浮動小数点）を連動必要なので：正確には何

インターロックパイプラインの欠点？

インターロックは、手描きトランジスタ及びトランジスタの数百数千のCPUの時代のように設計することが容易とテストではなかった、より複雑なハードウェア（CPUの制御部）を、必要とします。彼らは、インターロックなしでCPUコアを設計するという目標を選択しましたが、失敗しました。インターロックなしの互換性のある一連の商用チップを製造することはできませんでした。

ルータがMIPSアーキテクチャのプロセッサを好む理由は何ですか？

歴史的に、これらのデバイスは最初のネットワークデバイスで一般的でした。おそらく、MIPSベースのデバイス（ネットワークデバイスメーカーとMIPSチップメーカーの両方）の慣性と投資のために次のデバイスで使用されました。この本はドミニクSweetmanでは "MIPSの実行を参照してください"

チェック、ページ15,16,22 http://books.google.com/books?id=kk8G2gK4Tw8C&pg=PR15

いくつかの簡単なアクセスMIPSチップは1990年代、R4600、RM5200およびRM7000の真ん中にありました。 1993年のR4600はシスコによって使用され、次のモデルは64ビットバスと大規模なオンチップL2キャッシュを備えていました。彼らは時間のルータを駆動するのに十分な性能を持っていた。

2010年代には、ARMにルータがあると思います（今はSoCs with network and ARMがたくさんあります）。これは、ARMが最も広くライセンスされたアーキテクチャ（ライセンスされたコア数の点で、78% in 2011）のためです。 2番目のアーキテクチャは10％のARCです（ステッカーが付いている場合は、チップセットにARCコアがあり、多くのSSDコントローラでも使用されています）。この評価ではMIPSはわずか3位にすぎず、市場では100億本のコアがわずか6％です。