AES-NIまたはGPUアクセラレーションによる独立したAES 256のCBC復号化操作数

Question

AES-NIは、大量のデータを暗号化/復号化するために最適化されているようです。しかし、私はパスワードを解読しようとしています。（iv +最初のcbcブロック、合計32バイト）試してみるには非常に小さなビットがあります。

私は現時点では、毎回EVP_DecryptInit_ex、EVP_DecryptUpdate（スレッドごとにEVP_CIPHER_CTX_init）を呼び出してopensslを使用しています。

私はこれを1つのコアで毎秒200万回行うことができます。

私はこれがAES-NI命令を使用して期待できる性能だと考えており、これをさらに最適化することについて心配する必要はありません。これは正しいです？

これは、ハイエンドGPUやそれほど高価ではないFPGA上で、これがどのくらい高速になるか考えている人はいますか？

Answer 1

FPGA：入力ブロックを、任意の合理的なFPGAの出力ブロックに、数百MHzで2サイクルのスループットで、16サイクルのレイテンシで変換できます。だから、おそらく256 Mblocks/sのパイプライン、またはおそらく32 Mblocks/sはパイプラインされていません。あなたは、合理的に安価なFPGA、または高価なもので30 +これらの多分5を得ることができます。 YMMV。