チゼルで初期化されていない信号をトレースする方法は？

Question

私たちは複雑な設計をしており、信号の初期化を忘れることがあります。チゼルはランダムな値を割り当てます。しかし、これにより、エラーが検出されたポイントから元に戻すことが困難になります。初期化されていないシグナルについての警告がありますが、伝播しないために意図的に初期化されていない信号がたくさんあるという理由では役に立ちません。 「有効な」信号などのごくわずかな場合にのみ、初期化されていない信号が伝搬して問題を引き起こします。理想的なのは、Verilogが行うもので、値を "x"に設定すると、それを簡単に逆方向にトレースできます。問題の原因となる初期化されていない信号を使用してこれらのケースを見つけるのは、比較的無痛な方法ですか？

Answer 1

チゼル3では、接続されていない信号の安全性を現在追加中です：https://github.com/ucb-bar/chisel3/issues/413。私は結果がどうなるかは分かりませんが、私たちの目標はここで言及されている問題の種類を正確に防ぐことです。