Questasimを使用して確認

私はQuestasimでデザインを検証しようとしていますが、デザインはVHDLになっています。私はMakefileを使用しています。コマンドはQuestasimを使用して確認

vcom -93 -work $(work) $(RTL) $(SVTB1) $(SVTB)

です。これはVHDLコンパイラを起動していますが、master_driver信号を表示していません。
誰にでも解決策を教えてもらえますか？

出典

2017-08-21 Tsr

私たちは何が間違っている – noobuntu

COMP0知っているためにあなたは全体のメイクファイルを投稿する必要があります： \tのvlog -work $（作業）$（RTL）$（INC）$（SVTB1）$（SVTB） COMP1：を\t vcom -93 -mixedsvvh -work $（work）$（SVTB1）$（SVTB） – Tsr

@noobuntuには、SVDLファイルとSVファイルを一緒にコンパイルするコマンドがありますか？ – Tsr

私は1つの解決策を得ましたが、それが完璧かどうかはわかりません。私の質問への解決策は、SVとVHDLのコードを2つの異なるフォルダに分割し、それらを別々にコンパイルすることです。しかし、作業フォルダは同じでなければなりません。

出典

2017-08-30 05:11:09 Tsr

Questasimを使用して確認

答えて

関連する問題