risc

    1熱

    1答えて

    mips：アドレスにも値も含まれています

    私はこの概念的な質問をしていますが、明確な説明を与えるサイトは実際には見つかりません。 一時レジスタの場合、保存されたレジスタと浮動小数点レジスタには、希望する値のアドレス、または100や200のような値が含まれていますか？
    mips risc 2016-04-26

    0熱

    2答えて

    MIPSアセンブリを最適化する

    私は命令を減らすことによってMIPSコードを最適化しようとしています。今のところ、私はwhileループを持っています： funct: add $v0, $zero, 0 add $t0, $zero, 0 Loop: slt $t1, $t0, $a0 beq $t1, $zero, Exit add $v0, $v0, $t0 addi $t0,
    assembly while-loop mips do-while risc 2016-04-29

    0熱

    1答えて

    明示的な単一サイクルのデータパスが不要な理由

    なぜPCはシングルサイクルデータパスで明示的な書き込み信号を必要としないのですか？マルチサイクルデータパスで明示的な書き込み制御信号が必要なのはなぜですか？ を使用すると、データパスへの参照を与えていないので、私はパターソンとヘネシーの単一サイクルおよびマルチサイクルのデータ・パスを前提とするつもりだあなたに
    cpu-architecture cpu-registers risc micro-architecture 2016-11-28

    1熱

    2答えて

    CPUのダイレクトナンバーオペランドはどのように機能しますか？

    例を挙げると、x86_64 CPUが128ビット命令を読み込みます。 私が理解するところでは、これはx86プロセッサで起こることです。 それ以外の場合は、64ビットレジスタに64ビットの数値を加算することはできません（オペコードは64より大きい場合は64ビットになります）。 私が知りたいのは、命令のビット数の制限とビット数（databus）より大きい場合の命令の読み込み方法です。 さらに、ほとんど
    assembly x86 risc 2016-10-10

    0熱

    0答えて

    MIPS式を効率的に計算する

    私は組み込みコンピュータ用のプログラムを作成しており、メモリと処理能力はほとんどありません。 Yと浮動小数点レジスタに格納されたダブル、およびXはダブルスの配列です。 MIPSでこの表現を書く最も効率的な方法は何ですか？ y = y + a * x[i];
    assembly expression mips risc 2016-03-31

    -1熱

    1答えて

    RISCエミュレータ/コンパイラ

    質問：ハードウェアを必要とせずにを表示するインターフェイスを備えた（できればオンラインまたはLinuxで動作する）RISCコンパイラがありますか？？ （私は、単純なエミュレータが私が探しているものだと考えています。） 背景：私はかなり長い間、オンラインで探していましたが、見つけられそうなのは不安定なNIOS IIコンパイラです。私はアルテラのハードウェアなどに接続したときにNIOSアセンブリコード
    assembly emulation risc 2016-10-16

    7熱

    1答えて

    PUSH/POP命令はRISCまたはCISCと見なされますか？

    PUSHとPOPがRISCまたはCISCの指示であるかどうか、私はインタビューで尋ねられました。私は彼らがRISCだと言ったが、彼らは実際にはCISCの指示であると私に言った。私はARM（一般的なRISCの実装）にこれらの命令があることを示唆しましたが、ARMは純粋にRISCではなく混在していると指摘しました。 私は、一方的に、あるいは他の方法でオンラインで確かな証拠を見つけることができません。
    assembly cpu-architecture instruction-set risc 2016-12-08

    -1熱

    1答えて

    パイプライン・スタールにおける意思決定

    ロード・ワード命令の直後に（mips 32の）分岐命令が続きます。 lw r2, (0)r1;-- I swap registers here as opposed to my previous question Beq r2, r3, target; 実行図、IF ID EX MEM WBを生産します。私は両方の方法が可能であれば理解したいBEQ IF ID EX MEM WB
    mips pipeline cpu-architecture risc 2016-04-11

    -1熱

    3答えて

    マイクロコントローラアーキテクチャでレジスタを実装する利点、つまりロードストアアーキテクチャ

    RISCとCISCの主な違いは、RISCではレジスタを使用して算術演算または論理演算を行う必要があることです。しかし、CISCの場合、我々はそのような操作を記憶場所で直接行うことができる。では、マイクロコントローラアーキテクチャでレジスタバンクを実装する利点は何ですか？質問はRISCの利点ではありませんが、問題はRISCアーキテクチャでの登録の必要性です。他のアーキテクチャと同様に、CISCの操作
    microcontroller cpu-architecture risc 2017-02-05

    0熱

    1答えて

    またはマスクを使用したビット操作

    エンコードされたMIPS命令を保持する変数instがあるとします。他のフィールドを変更せずにrtフィールドを0に設定したい。 rtフィールドは、16-20から索引付けされた5ビットのフィールドです。私が最初に試した：0にRTフィールドを設定します inst = inst & ~(1 << 16); をそれから私は、RTフィールドに新しい変数new_regの値を載せていきたいと思います。私は試し
    c bit-manipulation mips bitmask risc 2017-10-16
最新の質問