アセンブリでのパイプライン化

Question

以下の手順を正しく実行するためには、いくつのストールが必要ですか。私は私がやったこととちょっと混乱しているので、私は専門家の答えを見るためにここにいます。

lw $1,0($2); 

beq $1,$2,Label; 

分岐が発生するかどうかのチェックは、デコード段階で行われることに注意してください。しかし、この場合$ 1のbeqのソースレジスタrsは、lw命令のライトバックステージの後に更新されます。したがって、メモリステージのメモリから新しいデータをbeq命令のデコードステージに転送する必要があります。

ステージは次のように行く：

IF：命令フェッチ。 ID：これは私がこれまでに行ったことある目的地でのデータ保存

を登録： WBは、メモリからのデータ読み出し：実行/ ALU段階 MEM：命令は 例をデコードします。

デコードステージでlwがexecステージとbeqにあるとき、ストール条件は真となり、バブルが作成されます。今度はlwがMemステージにあり、beqはまだバブルのためにデコードステージにあり、再びストール状態が成立し、2番目のストールが発生しました。そして今度はlwがWB（ライトバック）にあり、beqはデコードステージですが、 WB段階の終わりに$ 1の更新が行われ、結局beqは$ 1の間違った値で動作することになります。

Answer 1

レジスタをデコードする前にレジスタファイルに書き戻したり、ライトバックステージからデコードステージにデータを転送したりするためには、3番目のストールが必要なようです。いずれにしても、書き込まれるレジスタがrsに等しい場合、これは実行されるべきです。

デコードステージの早い段階でブランチが検出されるため、あまりにも多くのストールが必要になります。これは、不要な命令をフェッチして保存するためですが、適切なハザード検出が必要です。