VHDLは、私は私のコードをコンパイルしようとしていた場合、それは次の部分でエラーが発生しました「+」

Question

をオペレータの定義を決定することはできません。

overflow <= input_a(15) + input_b(15); 

私は15ビットのベクトルとしてinput_aとinput_bを宣言していたし、私が使用していたライブラリは、以下のとおりです。

library ieee; 
use ieee.std_logic_1164.all; 

ので誤差がある：事前に

Error (10327): VHDL error at alu16.vhd(45): can't determine definition of operator ""+"" -- found 0 possible definitions 

おかげ

Answer 1

算術演算を実行する場合は、bit_vector/std_logic_vectorの代わりに符号付き/符号なし信号を宣言する必要があります。

これらの最後の型は、& /および/または...のような論理演算でのみ使用できます。信号が符号付きか符号なしかをコンパイラが認識しないためです。

符号付き/符号なし型を使用する場合は、numeric_stdライブラリを使用する必要があります。

Answer 2

input_aとinput_bはstd_logic_vectorである場合、input_a(15)とinput_b(15)はstd_logicであるが、VHDLはstd_logicに対して定義され+オペレータ、従ってエラーを有していません。

あなたは2つのstd_logic値に基づいて結果を生成したい場合は、標準の論理演算子を持っているだけで十分だろうand、or、xor、および利用可能not、など。