Synopsys DCを使用してVerilogコードを最適化し、ザイリンクスに戻す

Synopsys DCで既存のVerilogコードを最適化し、FPGAでザイリンクスの最適化されたゲートレベルコードを使用することは可能ですか？Synopsys DCを使用してVerilogコードを最適化し、ザイリンクスに戻す

はい、DC用の正しいザイリンクスゲートレベルライブラリがあるとします。

2017-11-07 09:04:51

私は間違っているかもしれませんが、私はそのようなライブラリは存在しないと思います。 Synopsysは、この種のことについてSynplifyに向けてはっきりと指摘します。 –

応答をありがとう、私はそれがライブラリを得ることができないと思う。 –

BrianはSynplifyが唯一の方法であると述べたので、これは今日もSynopsysのトレーナーによって確認されている。 –

答えて