自動再構築依存関係（メイクファイル）

Question

私はGCCでコンパイルされた巨大なプロジェクトを持っています。 私が知っているのは、通常、実行前ビルドはすべてではなく、最新の依存関係ですが、変更されたファイルの一部が再構築されていないということが分かります。 .h makeファイルの階層があり、メインのmakeファイルには、必要に応じて必要なmakeファイルが含まれています。 には、最近変更された.hファイルを "#include"するファイルの再構築を保証する方法がありますか？

Answer 1

ヘッダーファイルが前提条件に正しくリストされていることを確認する必要があります。大規模なプロジェクトでは、これを手作業で行うことは不可能ですが、gcc（またはclang）とGNU Makeを組み合わせると、それを自動化する強力な方法が得られます。

： gccによって生成された追加の前提条件を追加するファイルをインクルードするようにしてください

CC := gcc 
CFLAGS := -std=c11 -Wall -Wextra -pedantic 
OBJS := main.o module.o 

all: program 

program: $(OBJS) 
    $(CC) -o$@ $^ 

%.o: %.c 
    $(CC) -c $(CFLAGS) -o$@ $< 

clean: 
    rm -f *.o 

.PHONY: all clean 

は、その後、あなたがGNUのMakefileの機能の自動リメイクを使用することができます。

あなたはかなり標準のMakefile用いたパターンルールを持っていると仮定すると、

CC := gcc 
CFLAGS := -std=c11 -Wall -Wextra -pedantic 
OBJS := main.o module.o 

all: program 

program: $(OBJS) 
    $(CC) -o$@ $^ 

# rule to create "dependency files", make the dependency file itself 
# depend on the same prerequisites 
%.d: %.c 
    $(CC) -MM -MT"$@ $(@:.d=.o)" -MF$@ $(CFLAGS) $< 

# include dependency files except for targets not building anything 
ifneq ($(filter-out clean,$(MAKECMDGOALS)),) 
-include $(OBJS:.o=.d) 
endif 

# add Makefiles themselves to prerequisites here (with a changed Makefile, 
# the only safe thing is to rebuild all): 
%.o: %.c Makefile 
    $(CC) -c $(CFLAGS) -o$@ $< 

# remove dependency files on clean 
clean: 
    rm -f *.o *.d 

.PHONY: all clean 

これは単なる例であり、これらの機能をどのように使用するかについてはさまざまな可能性があります。